• مقدمه

• قضیه نایکوئیست

• اصول نمونه برداری بروش BaseBand Sampling

 
اگر سیگنال آنالوگ که به ورودی ADC وارد می­شود دارای فرکانسی با مقدار کمتر از نصف فرکانس نمونه برداری (Fs/2) باشد، به آن BaseBand Sampling می‌گویند. اجازه دهید برای روشن شدن مطلب مثالی ذکر شود. اگر سیگنال آنالوگ از 10 الی 40MHz باشد، در یک NZ قرار می‌گیرد و هیچیک از NE ها را قطع نمی‌کند. بنابراین شرط نایکوئیست ارضا شده است و نمونه برداری انجام شده صحیح است. بعلت اینکه فرکانس سیگنال کمتر از نصف فرکانس نمونه برداری است، بنابراین نمونه برداری از نوع Base Band Sampling است (که در ادامه بیشتر تشریح می‌گردد).

• اصول نمونه برداری بروش Under Sampling

نمونه برداری بروش Under Sampling به نامهای زیادی شناخته می­شود. یکی از این نامها که بسیار پرکاربرد نیز هست، نمونه­ برداری میـان­گذر (Band Pass Sampling) است. همچنین با نام­های   Harmonic Samplingو Super-Nyquist Sampling نیز شناخته می­شود. در این روش، فرکانس سیگنال آنالوگ که قرار است بوسیله ADC نمونه برداری گردد بالاتر از نصف فرکانس نمونه برداری (Fs/2) است.
تکنیک­ Under Sampling  ب­طور مستـقیم سیـگنال آنالوگ باند پایه را بدون بهره ­گیری از قطعات معمول مانند میکسر و فیلتر حذف تصویر، به سیگنال دیجیتال باند پایه با فرکانس میانی (IF)، پایین می­آورد. همچنین باید بیان کرد که هر چه فرکانس سیگنال آنالوگ پایینتر باشد، پارامترهای SNR و SFDR بهتر خواهد بود. لذا Under Sampling نه تنها ساختار بخش RF را مشخص می­کند، که کارآیی کل سیستم را نیز تعیین می­کند. شکل زیر، یک گیرنده سوپرهتروداین با نمونه برداری بروش Under sampling را نشان می‌دهد.

  اجازه بدهید برای روشن شدن مطلب مثالی بزنیم. اگر سیگنال بین 60 الی 90MHz باشد و قرار باشد با فرکانس 100M نمونه برداری شود، آنگاه سیگنال در یک NZ (در NZ شماره 2 که از 50M شروع می‌شود و به 100M ختم می‌گردد) قرار می‌گیرد و هیچیک از NE ها را قطع نمی‌کند. بنابراین شرط نایکوئیست ارضا شده است و نمونه برداری انجام شده صحیح است. بعلت اینکه فرکانس سیگنال بیشتر از نصف فرکانس نمونه برداری است، بنابراین نمونه برداری از نوع Under Sampling است. شکل زیر این امر را بهتر نشان می‌دهد.

اما اگر فرکانس سیگنال بین 30 تا 70MHz باشد، سیگنال در یک NZ جای نمی‌گیرد و NE ها را نیز قطع کرده است.بنابراین شرط نایکوئیست رعایت نشده است و نمونه برداری بشکل صحیح انجام نشده است. شکل زیر این امر را بهتر نشان می‌دهد.

هنگام ب­کارگیری مفهوم Under Sampling در کاربردهای رادیویی، چند نکته را باید در نظر گرفت:
حداقل نرخ نمونه­ برداری، بیشتر از دو برابر پهنای­ باند سیگنال است. در شکل زیر،  نرخ نمونه ­برداری واقعی را بر حسب نسبت بالاترین فرکانس به پهنای باند (Fu/BW) نشان می­ دهد. در عمل ب­طور معمول Fs را 2.5 برابر BW سیگنال در نظر می­ گیرند. دیگر اینکه همیشه بایستی فرکانس IF در پهنای ­باند آنالوگ ADC مدنظر قرار بگیرد. شکل زیر را ببینید.

• فرمول انتخاب فرکانس نمونه برداری در Under Sampling

جهت انتخاب فرکانس نمونه برداری (Fs) از رابطه زیر استفاده می‌کنیم.


N از صفر شروع و تا جزء صحیح [FL/BW] ادامه می‌یابد. به ازای هر n، محدوده‌ای از حداقل و حداکثر فرکانس نمونه برداری موجود می‌آید.

• مثالی از طراحی بخش نمونه ­برداری بروش Under Sampling

فرض کنید که در پروژه­ای، سیگنال IF بوسیله رادیو روی فرکانس 70Mhz قرار می‌گیرد. پهنای باند سیگنال مذکور، حداکثر 25Mhz است. شکل زیر، نمایی از این پروژه را نشان می‌دهد.

در این پروژه فرکانس IF برابر 70 MHz و پهنای باند حدود 25 MHz است. شکل زیر، طیف فرکانسی این سیگنال را نشان می‌دهد:

با فرض BW= 25MHz و Fc=70MHz آنگاه:



همانطور که ملاحظه می‌کنید، 3 محدوده انتخاب فرکانس نمونه برداری داریم که بایستی از بین آنها بهینه ترین را انتخاب کنیم.همانطور که در ابتدای همین فصل ذکر شد، در انتخاب فرکانس نمونه ­برداری بایستی به چندین نکته توجه نمود. همیشه بایستی سعی شود تا حتی الامکان فرکانس نمونه برداری کوچکتری را انتخاب نمود تا FPGA، DSP و مدارات دیجیتال، بار پردازشی کمتری را تحمل کنند. اما باید به این نکته هم توجه کرد که هر چه فرکانس نمونه برداری را کاهش دهیم، آنگاه بایستی فیلتر Anti-Aliasing بخش IF را نیز تیز تر بسازیم و Q فیلتر را بالاتر ببریم. این امر می‌تواند به افزایش شدید درجه فیلتر منتهی شود. زیرا سیگنال IF روی فرکانس میانی قرار دارد و می‌دانیم که هرچه فرکانس مرکزی یک فیلتر میانگذر بالاتر رود(با شرط حفظ پاسخ فرکانسی) آنگاه بایستی درجه فیلتر بالاتر رود. بنابراین، در انتخاب فرکانس نمونه برداری، معمولا سعی می‌شود از نواحی اول ( که اعداد کوچکی هستند ) اجتناب شود.
بنابراین، محدوده اول بعلت اینکه دقیقا دو برابر پهنای باند است و هیچ حاشیه امنیتی جهت مقابله با تاخوردگی ندارد قابل قبول نیست. کاملاً مشخص که پس از آن، بهینه ترین فرکانس نمونه برداری متعلق به ناحیه دوم ( به ازای n=2) است که در آن 82.5MHz < Fs <115MHz
است. در این محدوده نهایتاً Fs=100MHz را انتخاب می‌کنیم که یک اسیلاتور استاندارد بوده و در محدوده فوق نیز قرار دارد.
بنابراین:
فرکانس نمونه برداری انتخاب شده در اینمثال برابر با 100MSPS خواهد بود.


 

• چند نکته عملی در مورد انتخاب فرکانس نمونه ­برداری

همانطور که در بخش بالا نیز ذکر گردید، همیشه بایستی سعی شود تا حتی الامکان فرکانس نمونه برداری کوچکتری را انتخاب نمود تا FPGA، DSP و مدارات دیجیتال، بار پردازشی کمتری را تحمل کنند. اما باید به این نکته هم توجه کرد که هر چه فرکانس نمونه برداری را کاهش دهیم، آنگاه ((فاصله لبه پایین سیگنال از فرکانس صفر)) و همچنین ((فاصله لبه بالایی از فرکانس Fs/2 )) کمتر می‌شود. این بدین معنی است که بایستی فیلتر Anti-Aliasing بخش RF را نیز تیزتر ساخت و Q فیلتر مذکور را بالاتر برد. این امر می‌تواند به افزایش شدید درجه فیلتر منتهی شود. افزایش درجه فیلتر می‌تواند باعث اعوجاج فاز و همچنین تنزل group delay شود. امری که ممکن است در مدولاسیون های فازی نتایج جبران ناپذیری را بهمراه داشته باشد. بنابراین، در انتخاب فرکانس نمونه برداری، معمولا سعی می‌شود از مقادیری بیشتر از دو برابر پهنای باند استفاده گردد.
ذکر این نکته ضروری است که همیشه بخشی از عملیات فیلتر انتخاب کانال بایستی در RF و بخش دیگر بوسیله فیلتر های دیجیتال (فیلتر های FIR، IIR و CIC Decimation Filter) انجام پذیرد.
دقت شود که در تقسیم بار انتخاب کانال و عملیات فیلترینگ روی بخش دیجیتال و آنالوگ، دقت زیادی بایستی مبذول گردد تا بار عملیات فیلترینگ با در نظر گرفتن مصالحه های لازم‌، روی این دو بخش تقسیم گردد. اگر بخواهیم بار اصلی فیلترینگ را روی بخش RF بیندازیم، آنگاه می­توان فرکانس نمونه برداری را تا نزدیک دو برابر پهنای باند، کاهش داد و بخش دیجیتال را ساده طراحی کرد. اما همانطور که گفته شد، اینکار به قیمت پیچیده شدن فیلتر آنالوگ تمام می­شود و مجبور خواهیم شد که از فیلترآنالوگی با Q بالا و پاسخ فاز نامناسب استفاده کنیم. اگر هم بخواهیم بخش اعظم وظیفه انتخاب کانال را به عهده بخش دیجیتال بگذاریم، آنگاه مجبور به استفاده از تکنیک بیش نمونه برداری خواهیم شد که باعث می‌شود بخش ADC، FPGA و همچنین ماژول تولید clock پیچیده گردد. شکل های زیر، این شرایط را بهتر نشان می­دهند.

وضعیت انتخاب کانال درحالت توزیع متوازن بار روی بخش RF و پردازش سیگنال (حالت بهینه).